

面向 IEEE 1838 兼容 2.5D/3D/5.5D 异构集成的电热功耗感知测试路径生成与协同调度方案

一、方案定位

本方案面向 IEEE 1838 兼容的 2.5D 中介层芯粒系统、3D 垂直堆叠系统以及 5.5D 多塔混合堆叠系统，研究在 PTAP/STAP 串行访问、FPP 并行访问、DWR 分段访问和 BIST 本地执行共同存在的情况下，如何自动生成合法测试访问路径，并在功耗、温度、FPP lane、TSV、串行访问互斥等多重约束下完成协同调度，从而最小化整体测试时间。

本方案不将 IEEE 1838 简化为单一串行扫描链，也不把 FPP 简单理解为普通 TAM 带宽，而是将测试访问过程建模为由配置阶段、数据传输阶段、测试执行阶段和结果读回阶段组成的完整测试事务。通过“路径生成—资源建模—电热评估—混合优化调度—热仿真反馈”的闭环流程，实现更贴合先进封装测试场景的调度优化。

二、核心思想

本方案的核心思想可以概括为：

将每个待测内核或 die 的测试方式建模为一组可选的 Test Access Recipe，即“测试访问配方”；每个配方包含 1838 配置路径、DWR/FPP/BIST 访问方式、资源占用、测试时长、功耗和热风险。随后采用 CP-SAT 与 ALNS 混合优化算法，在全局资源和电热约束下联合选择测试路径与调度时隙。

相比传统“先确定路径、再调度”的方法，本方案把路径选择和调度优化放在同一个优化框架中处理，避免前期路径选择导致后续调度受限。

三、总体架构

整体系统分为五层：

1. 统一拓扑建模层；
2. IEEE 1838 测试访问资源建模层；
3. Test Access Recipe 候选路径生成层；
4. 电热功耗感知协同调度优化层；
5. 仿真验证与结果评估层。

整体流程为：

输入芯片拓扑、内核信息、DWR/FPP/STAP/TSV资源、功耗参数和热参数；
生成每个内核的合法测试访问配方；
对候选配方进行帕累托剪枝；
采用 CP-SAT 进行约束调度建模；
采用 ALNS 对路径选择和调度方案进行大邻域迭代优化；
调用快速热代理模型和 HotSpot 热仿真进行温度校验；
输出最终测试路径配置、调度时序表和资源利用率报告。

四、统一拓扑建模

4.1 拓扑图模型

将先进封装系统抽象为有向异构图：

$$G = (V, E, R)$$

其中：

$$V = \{Die, Core, Wrapper, FPP, STAP, TSV, Interposer\}$$

$$E = \{SerialAccess, ParallelAccess, D2DLink, ThermalAdjacency, TSVConnection\}$$

$$R = \{PTAP, STAP, 3DCR, DWR, FPP, BIST, TSV, Sensor\}$$

每个 die、core 和 interconnect 都作为一个可测试对象，每个对象具有以下属性：

- 所属 die；
- 所属层级；
- 水平坐标；
- 垂直层位置；
- 面积；
- 扫描链长度；
- 测试向量数量；
- BIST 时长；
- 峰值功耗；
- 功率密度；
- DWR segment 信息；
- 可用 FPP lane 信息；
- 是否需要 STAP 级联访问；
- 是否包含传感器读回数据。

4.2 三类封装结构统一表达

1. 2.5D 中介层结构

2.5D 结构中，多个 active die 并排放置在 passive interposer 上。访问路径主要表现为水平芯粒互连与中介层路由，不应简单描述为“无垂直 STAP”，而应建模为：

- die 之间通过 interposer 互连；
- primary/secondary interface 由逻辑访问关系决定；
- FPP 可作为跨 die 并行测试数据路径；
- 热约束以水平邻接热点为主；
- TSV 约束较弱，micro-bump/interposer routing 约束较强。

2. 3D 垂直堆叠结构

3D 结构中，多个 active die 垂直堆叠。建模重点为：

- PTAP 位于 first die；
- 上层 die 通过 STAP 级联访问；
- DWR 用于 die 边界测试；
- FPP 可提供并行测试路径；
- TSV 与 micro-bump 资源成为重要约束；
- 低层 die 散热较差，热风险更高。

3. 5.5D 多塔混合结构

5.5D 结构可视为“2.5D 中介层 + 多个 3D 堆叠塔”的组合。建模重点为：

- interposer 上存在多个 3D tower；
- 每个 tower 内部存在 STAP 级联；
- tower 之间通过 interposer 互连；
- FPP 可能同时承担 tower 内垂直数据传输和 tower 间水平数据传输；
- 热约束同时包含水平热点耦合和垂直热堆积。

五、IEEE 1838 测试资源建模

5.1 串行访问资源

串行访问资源包括：

- PTAP；
- STAP；
- 3DCR；
- DWR serial path；
- TDI/TDO scan path；
- TCK/TMS/TRSTN 控制路径。

在调度模型中，将 PTAP/STAP 串行访问建模为互斥型资源：

$$\sum_{i \in S_t} useSerial_i \leq 1$$

含义是：在同一时间窗口内，若系统只有一个外部 PTAP 入口，则同一时刻只能执行一个需要占用全局串行访问链的配置、扫描或读回任务。

这里要注意：这不是说 IEEE 1838 原文直接规定“全局调度互斥”，而是本文基于单 PTAP 访问入口和串行 scan path 的测试调度建模假设。

5.2 FPP 并行访问资源

FPP 被建模为可配置的多 lane 并行访问资源。每条 lane 具有以下属性：

- lane ID;
- 所属 channel;
- 方向：primary-to-secondary、secondary-to-primary、bidirectional;
- 是否 registered;
- 是否需要 clock lane;
- 是否连接 core;
- 是否连接 DWR segment;
- 是否连接 secondary interface;
- 是否可与其他 lane 同时使用。

FPP 资源约束不再简单写成总 lane 数，而是细分为：

$$\sum_i lane_{i,t}^{ch,dir} \leq W_{max}^{ch,dir}$$

其中 ch 表示 channel， dir 表示方向。若某 lane 为双向 lane，则在同一时间窗口内不能同时用于两个方向：

$$useLane_{i,t}^{up} + useLane_{i,t}^{down} \leq 1$$

若某 FPP 配方需要 registered lane，则必须同时占用 clock lane：

$$useRegisteredLane_{i,t} \leq useClockLane_t$$

5.3 DWR 访问资源

DWR 是 die 边界测试访问的核心资源。每个 die 的 DWR 被建模为一个或多个 segment：

$$DWR_d = \{seg_{d,1}, seg_{d,2}, ..., seg_{d,m}\}$$

每个 segment 具有：

- segment 长度;
- serial access time;
- parallel access time;
- 所属 primary/secondary interface;
- 支持 IF/OF/mission mode;
- 是否可由 FPP 访问;
- 是否需要额外配置寄存器;
- 是否可与其他 segment 并行访问。

DWR 访问时间包含：

$$T_{DWR} = T_{select} + T_{shift} + T_{capture} + T_{update}$$

其中：

$$T_{shift} = \frac{L_{seg}}{f_{TCK}}$$

若采用 FPP 并行访问，则：

$$T_{shift}^{FPP} = \frac{L_{seg}}{k \cdot f_{FPP}}$$

其中 k 为使用的 FPP lane 数。

5.4 BIST 资源建模

BIST 不再建模为“完全无资源占用”，而是拆成三个阶段：

$$BIST_i = \{Config_i, Execute_i, Readout_i\}$$

其中：

1. Config 阶段：通过 PTAP/STAP/FPP 或片上控制网络配置 BIST 控制寄存器；
2. Execute 阶段：BIST 本地运行，不持续占用外部测试数据传输通路；
3. Readout 阶段：读取 MISR signature、pass/fail 标志或诊断数据。

因此 BIST 执行阶段可以高度并行，但配置和读回阶段仍然需要访问资源：

$$useSerial_{Config/Readout} = 1$$

或：

$$useFPP_{Config/Readout} = k$$

这样模型既保留 BIST 并行优势，又避免“不占资源”的过度理想化。

六、Test Access Recipe 测试访问配方建模

6.1 配方定义

对每个待测对象 i ，构造候选测试访问配方集合：

$$R_i = \{r_{i,1}, r_{i,2}, \dots, r_{i,n}\}$$

每个配方 $r_{i,j}$ 包含：

$$r_{i,j} = \{Mode, Phase, Resource, Time, Power, ThermalRisk, ConfigCost, OutputScript\}$$

其中 Mode 可以为：

1. S-Recipe：串行 DWR/STAP 访问；
2. F-Recipe：FPP 并行 DWR 或 scan 访问；
3. B-Recipe：BIST 本地执行；
4. H-Recipe：Hybrid 混合访问，即串行配置 + FPP 数据传输 + 串行读回；

5. I-Recipe: Interconnect 测试访问，用于 die-to-die interconnect 或 interposer link 测试。

6.2 S-Recipe 串行访问配方

S-Recipe 适用于 FPP 不可用、lane 不足、功耗受限或需要严格串行控制的测试对象。

其阶段包括：

1. 选择 STAP；
2. 配置 3DCR；
3. 选择 DWR segment；
4. 串行 shift-in 测试激励；
5. capture；
6. 串行 shift-out 测试响应；
7. 恢复 wrapper / mission mode。

其总时间为：

$$T_S = T_{3DCR} + T_{DWR_select} + \frac{V_i \cdot L_i}{f_{TCK}} + T_{capture} + T_{readout}$$

其中：

- V_i ：测试向量数量；
- L_i ：串行扫描链长度；
- f_{TCK} ：串行测试时钟频率。

S-Recipe 特点：

- 占用串行 PTAP/STAP；
 - FPP 占用为 0；
 - 功耗较低；
 - 测试时间较长；
 - 适合热风险较高或低优先级模块。
-

6.3 F-Recipe 并行访问配方

F-Recipe 适用于支持 FPP 的 die 或 DWR segment。其流程包括：

1. 通过 PTAP 配置 FPP configuration elements；
2. 建立 FPP lane/channel；
3. 通过 FPP 传输测试激励；
4. 通过 FPP 或 DWR 捕获响应；
5. 通过 FPP 回传测试响应；
6. 释放或保持 FPP 配置。

其总时间为：

$$T_F(k) = T_{FPP_cfg} + \frac{Data_i^{stim} + Data_i^{resp} + Data_i^{ctrl}}{k \cdot BW_{lane}} + T_{capture}$$

其中：

- k ：使用的 FPP lane 数；
- BW_{lane} ：单 lane 带宽；
- $Data_i^{stim}$ ：测试激励数据量；
- $Data_i^{resp}$ ：测试响应数据量；
- $Data_i^{ctrl}$ ：本地控制字、配置字、传感器数据等扩展数据量。

F-Recipe 特点：

- 测试速度快；
- 占用 FPP lane；
- 可能需要 clock lane；
- 并行功耗较高；
- 热约束更严格。

6.4 B-Recipe 本地自测试配方

B-Recipe 适用于带 BIST 控制器的内核或存储模块。其总时间为：

$$T_B = T_{BIST_cfg} + T_{BIST_exec} + T_{BIST_readout}$$

其中 T_{BIST_exec} 可与其他任务并行，只有配置和读回阶段占用访问资源。

B-Recipe 特点：

- 执行阶段不占用外部数据通路；
- 可大规模并行；
- 功耗固定但可能较高；
- 适合存储器、规则结构、可压缩响应模块。

6.5 H-Recipe 混合访问配方

H-Recipe 是本方案最推荐使用的实际工程模式。其思想是：

用串行 PTAP/STAP 完成配置，用 FPP 承担大数据量传输，用串行或 FPP 读回结果。

其流程为：

1. 串行配置 3DCR；
2. 串行配置 FPP lane；
3. 串行配置 DWR/FPP mode；
4. FPP 并行传输测试激励；
5. DWR/FPP 捕获响应；
6. FPP 或串行读回结果；

7. 保持或释放配置。

其优势是最贴合 IEEE 1838 的真实使用逻辑：FPP 不是凭空直接工作，而是需要先从 TAP 可访问配置元素进行配置。

七、候选路径生成与帕累托剪枝

7.1 候选配方生成

对每个待测对象 i ，枚举以下候选方案：

- 串行 DWR 访问；
- 串行 STAP 级联访问；
- 1 lane FPP 访问；
- 2 lane FPP 访问；
- 4 lane FPP 访问；
- 8 lane FPP 访问；
- BIST 访问；
- Hybrid 访问；
- interconnect EXTEST/OF mode 访问；
- inward-facing INTEST 访问。

每个候选配方计算：

$$r_{i,j} = \{T_{i,j}, P_{i,j}, Lane_{i,j}, TSV_{i,j}, Serial_{i,j}, TempRisk_{i,j}, ConfigCost_{i,j}\}$$

7.2 帕累托非支配筛选

若配方 a 满足：

$$T_a \leq T_b$$

$$P_a \leq P_b$$

$$Lane_a \leq Lane_b$$

$$TempRisk_a \leq TempRisk_b$$

且至少一个维度严格优于 b ，则认为 a 支配 b ，删除 b 。

保留每个内核的非支配配方集合：

$$R_i^{pareto}$$

这样可以压缩搜索空间，避免后续调度被大量劣质方案拖慢。

八、电热功耗模型

8.1 功耗模型

每个测试配方的功耗由三部分组成：

$$P_{i,j} = P_{core} + P_{access} + P_{switch}$$

其中：

- P_{core} ：内核测试功耗；
- P_{access} ：DWR/FPP/STAP 访问功耗；
- P_{switch} ：扫描切换、FPP lane 切换、BIST 活动带来的动态功耗。

同一时段内功耗约束为：

$$\sum_{i \in active(t)} P_{i,j} \leq P_{max}$$

8.2 热风险指标

将原 RHDF 修改为更合理的 Thermal Risk 指标：

$$TR_{i,j} = \frac{P_{i,j} \cdot PD_i \cdot A_i}{H_i \cdot V_i}$$

其中：

- $P_{i,j}$ ：配方功耗；
- PD_i ：功率密度；
- A_i ：热点邻接增强因子；
- H_i ：水平散热能力；
- V_i ：垂直散热能力。

$TR_{i,j}$ 越大，表示热风险越高。

水平散热能力：

$$H_i = d_{left} + d_{right} + d_{top} + d_{bottom}$$

垂直散热能力：

$$V_i = \frac{1}{1 + distToHeatsink_i}$$

对于 3D 和 5.5D 堆叠，越远离散热片的 die， V_i 越小，热风险越高。

8.3 热邻接约束

若两个测试对象 i 和 j 在物理位置上相邻，且两者均为高功率密度模块，则禁止在同一时间窗口内并行：

$$x_{i,t} + x_{j,t} \leq 1$$

对于 3D 垂直堆叠，还要加入垂直热点耦合：

$$x_{i,t}^{layer=l} + x_{j,t}^{layer=l+1} \leq 1$$

当两个模块上下重叠或近似重叠，并且均为高功耗测试时，不允许同时执行。

8.4 温度约束

快速调度阶段使用热代理模型：

$$\hat{T}_t = T_{ambient} + \sum_{i \in active(t)} R_{th,i} \cdot P_i$$

要求：

$$\hat{T}_t \leq T_{max}$$

在最终验证阶段，调用 HotSpot 对候选调度方案进行温度仿真。若 HotSpot 得到的峰值温度超过阈值，则生成 thermal cut，反馈给调度器重新优化：

$$\sum_{i \in HotRegion} x_{i,t} P_i \leq P_{region}^{safe}$$

这一步是整套方案的关键：不是拍脑袋说“热约束”，而是让热仿真结果反过来修正调度模型。

九、优化目标函数

采用分层目标函数，而不是单一惩罚项。优先级如下：

第一优先级：最小化总测试时间；

$$\min C_{max}$$

第二优先级：最小化峰值温度；

$$\min T_{peak}$$

第三优先级：提高 FPP 利用率；

$$\max U_{FPP}$$

第四优先级：减少配置切换次数；

$$\min N_{config}$$

最终可写成加权目标：

$$\min F = \alpha C_{max} + \beta T_{peak} + \gamma N_{config} + \delta Cost_{resource}$$

其中：

$$\alpha \gg \beta \gg \gamma \gg \delta$$

也可以采用字典序优化，即先保证测试时间最短，再在同等测试时间下选择温度更低的方案。

十、核心约束条件

10.1 路径唯一性约束

每个待测对象只能选择一个测试配方：

$$\sum_{r \in R_i} x_{i,r} = 1$$

10.2 串行访问互斥约束

同一时刻最多一个任务占用全局串行访问路径：

$$\sum_i useSerial_{i,t} \leq 1$$

10.3 FPP lane 约束

$$\sum_i lane_{i,t}^{ch,dir} \leq W_{max}^{ch,dir}$$

10.4 TSV / micro-bump 约束

$$\sum_i TSV_{i,t} \leq TSV_{max}$$

对于 2.5D 中介层结构，可替换为 interposer routing channel 约束：

$$\sum_i RouteTrack_{i,t} \leq RouteTrack_{max}$$

10.5 功耗约束

$$\sum_i P_{i,t} \leq P_{max}$$

10.6 温度约束

$$T_t \leq T_{max}$$

10.7 DWR 模式约束

同一 die 的 DWR segment 不能在冲突模式下同时工作：

$$mode_{DWR}^{IF} + mode_{DWR}^{OF} \leq 1$$

若某配方需要 mission mode，则同一时间不能执行会改变 DWR test mode 的任务。

10.8 BIST 阶段依赖约束

$$Start(Execute_i) \geq End(Config_i)$$

$$Start(Readout_i) \geq End(Execute_i)$$

BIST 执行阶段可并行，但配置和读回必须满足访问资源约束。

10.9 FPP 配置保持约束

若多个连续任务使用相同 FPP 配置，则允许复用配置，减少配置开销：

$$ConfigReuse_{i,j} = 1 \Rightarrow T_{cfg,j} = 0$$

这可以进一步降低测试时间，是本方案的隐藏加分点。

十一、推荐算法：CP-SAT + ALNS + Thermal Feedback

11.1 为什么不建议 ACO 作为主算法

ACO 适合路径搜索，但本问题的本质是带多资源约束、互斥约束、阶段依赖约束和时间窗口约束的组合调度问题。ACO 需要大量手工设计信息素、启发函数和冲突修复规则，最终很容易变成“看起来能跑，但解释不清”。

本方案推荐使用：

CP-SAT 负责严谨约束建模，ALNS 负责大规模搜索，HotSpot/热代理模型负责电热反馈。

这个组合更适合论文和工程实现。

11.2 CP-SAT 调度内核

CP-SAT 使用 interval variable 描述每个测试阶段：

$$Interval_{i,r,p} = [start_{i,r,p}, duration_{i,r,p}, end_{i,r,p}]$$

其中：

- i ：待测对象；
- r ：选择的测试配方；
- p ：测试阶段，例如 Config、Transfer、Execute、Readout。

CP-SAT 负责处理：

- 串行资源 NoOverlap；
- FPP lane Cumulative；
- 功耗 Cumulative；
- TSV Cumulative；
- BIST precedence；
- DWR mode conflict；
- thermal adjacency conflict；
- makespan 最小化。

对于小规模电路，可以直接用 CP-SAT 求近似最优甚至最优解。对于大规模芯片，CP-SAT 作为局部精修器使用。

11.3 ALNS 大邻域搜索外层

ALNS 即 Adaptive Large Neighborhood Search。其思想是：

每轮破坏当前解的一部分，再用 CP-SAT 或启发式方法重新修复，从而跳出局部最优。

ALNS 设置三类 destroy operator：

1. 热热点破坏算子

选择导致峰值温度最高的时间窗口，将其中部分任务移除并重新调度。

2. 资源拥塞破坏算子

选择 FPP lane、串行资源或 TSV 使用率接近上限的时间窗口，移除冲突任务并重新分配。

3. 关键路径破坏算子

选择决定 C_{max} 的最后完成任务及其前驱任务，尝试改用更快的 FPP 或 Hybrid 配方。

Repair operator 包括：

1. thermal-risk-first repair；
2. shortest-processing-time repair；
3. FPP-best-fit repair；
4. CP-SAT local repair；
5. configuration-reuse repair。

ALNS 根据每个算子的历史收益动态调整选择概率：

$$w_k = \rho w_k + (1 - \rho) score_k$$

表现好的算子权重提高，表现差的算子逐渐降权。

11.4 热仿真反馈闭环

每得到一个候选最优解后，执行：

1. 使用热代理模型快速估计峰值温度；
2. 若代理模型通过，则调用 HotSpot 精细仿真；
3. 若 HotSpot 发现局部热点超限，则生成 thermal cut；
4. 将 thermal cut 加入 CP-SAT 模型；
5. ALNS 重新搜索。

最终输出的是通过资源、电学和热仿真共同验证的调度方案。

十二、算法完整流程

Step 1: 输入解析

输入：

- 芯片拓扑；
 - die/core 坐标；
 - 层级关系；
 - DWR segment 信息；
 - STAP/3DCR 信息；
 - FPP lane/channel 信息；
 - BIST 信息；
 - 功耗参数；
 - 热参数；
 - 资源上限；
 - 温度阈值。
-

Step 2: 生成候选 Test Access Recipe

对每个测试对象枚举 S/F/B/H/I 五类配方，并计算每个配方的：

- 测试时间；
- 配置时间；
- FPP lane 占用；
- 串行资源占用；
- TSV 占用；
- 功耗；
- 热风险；

- 输出配置命令。
-

Step 3: 帕累托剪枝

删除在时间、功耗、lane、TSV、热风险维度均被支配的配方，保留每个对象的非支配配方集合。

Step 4: 构造初始解

按照热风险 TR 降序排列任务，优先安排高热风险任务。

初始调度原则：

1. 高热风险任务尽量错峰；
 2. FPP 任务优先填充 lane 空闲窗口；
 3. BIST 执行阶段尽量贴合已有时隙；
 4. 串行配置阶段尽量集中，减少频繁切换；
 5. 相同 FPP 配置尽量连续复用。
-

Step 5: CP-SAT 局部精修

对初始解或 ALNS 破坏后的局部任务集合建立 CP-SAT 子问题，重新优化：

- start time;
 - selected recipe;
 - FPP lane allocation;
 - BIST overlap;
 - config reuse;
 - thermal adjacency。
-

Step 6: ALNS 全局迭代

循环执行：

1. 选择 destroy operator;
2. 移除部分任务;
3. 选择 repair operator;
4. 调用 CP-SAT 局部修复;
5. 计算目标函数;
6. 若更优则接受;
7. 若略差，则按模拟退火概率接受;
8. 更新算子权重。

接受概率：

$$P = e^{-\frac{\Delta F}{Temp}}$$

Step 7: 热仿真验证

对当前 best-found solution 调用 HotSpot，获得：

- 峰值温度；
- 平均温度；
- 热点位置；
- 热点持续时间。

若温度超限，则生成新的热约束，回到 Step 5。

Step 8: 输出最终结果

输出：

1. 每个 core/die 的测试配方；
 2. 每个测试阶段的开始时间和结束时间；
 3. PTAP/STAP 配置序列；
 4. 3DCR 配置表；
 5. DWR segment 访问表；
 6. FPP lane/channel 分配表；
 7. BIST 启动与读回时间表；
 8. 峰值功耗曲线；
 9. 峰值温度曲线；
 10. FPP 利用率；
 11. TSV / interposer routing 利用率；
 12. 总测试时间；
 13. 可导出的 ATE 测试时序脚本。
-

十三、实验设计

13.1 测试对象

采用 ITC' 02 SoC benchmark 构造多 die 测试系统，例如：

- d695；
- p22810；
- p34392；
- p93791。

将 benchmark core 映射到不同 die、不同 layer 和不同 tower 中，构造三类测试场景：

1. 2.5D interposer 芯粒系统；
 2. 4 层 3D 垂直堆叠系统；
 3. 5.5D 多塔混合堆叠系统。
-

13.2 对比算法

设置五组基线：

Baseline 1：纯串行 IEEE 1838 访问

所有任务均通过 PTAP/STAP/DWR 串行访问，不使用 FPP 和 BIST 并行。

Baseline 2：固定路径后调度

先为每个任务固定 S/F/B 模式，再进行资源调度。

Baseline 3：传统 TAM 装箱算法

将 FPP lane 简化为普通 TAM 带宽，不考虑 PTAP/STAP 串行配置开销和 1838 访问层级。

Baseline 4：功耗感知调度

考虑峰值功耗，但不考虑热邻接和 HotSpot 温度反馈。

Baseline 5：ACO 调度算法

使用蚁群算法进行路径选择和时隙分配，与本文 CP-SAT + ALNS 混合算法比较。

13.3 评价指标

核心指标：

$$T_{total}$$

即总测试完成时间。

资源指标：

- FPP 平均利用率；
- FPP 峰值占用；
- 串行 PTAP/STAP 空闲率；
- TSV 平均占用；
- DWR segment 平均利用率。

电热指标：

- 峰值功耗；
- 平均功耗；
- 峰值温度；
- 热点出现次数；
- 热点持续时间；
- 超温次数。

算法指标：

- 收敛时间；
- 迭代次数；
- 可行解比例；
- 相比 baseline 的测试时间缩短比例。

十四、预期结果

预期本方案相比纯串行访问可显著缩短总测试时间；相比传统 TAM 装箱算法，本方案能够避免不符合 IEEE 1838 访问逻辑的非法并行；相比固定路径调度，本方案通过路径与时隙协同优化进一步降低总测试时间；相比仅功耗感知方法，本方案能够减少热点叠加，降低峰值温度与热点持续时间。

预期结果可以表述为：

1. 在 3D 垂直堆叠场景中，Hybrid 配方能够显著减少串行访问瓶颈；
2. 在 2.5D 中介层场景中，FPP lane 调度对测试时间优化最明显；
3. 在 5.5D 多塔结构中，热约束对调度结果影响最大；
4. CP-SAT + ALNS 在大规模场景下比单纯 ACO 更稳定；
5. 热仿真反馈能够有效避免局部热点超限。

十五、方案创新点

创新点一：提出 Test Access Recipe 测试访问配方模型

将 IEEE 1838 中 PTAP、STAP、3DCR、DWR、FPP 和 BIST 的访问过程统一抽象为可调度的测试配方，避免把测试路径简化为单一 S/F/B 模式。

创新点二：路径生成与调度决策协同优化

传统方法通常先确定测试路径，再进行调度。本方案在调度过程中同步选择测试配方，使路径选择能够根据资源拥塞、功耗约束和热约束动态调整。

创新点三：面向 2.5D/3D/5.5D 的统一拓扑建模

本方案使用统一异构图模型描述中介层芯粒、垂直堆叠和多塔混合堆叠结构，使算法不局限于单一 3D 堆叠场景。

创新点四：引入电热闭环调度机制

本方案不仅考虑峰值功耗，还进一步引入热风险指标、热点邻接排斥和 HotSpot 热仿真反馈，实现从功耗约束到温度约束的升级。

创新点五：采用 CP-SAT + ALNS 混合优化算法

CP-SAT 保证约束建模严谨性，ALNS 提供大规模搜索能力，热反馈机制保证最终方案满足温度约束，整体比单一启发式算法更稳健。

十六、最终一句话总结

本方案面向 IEEE 1838 兼容的 2.5D/3D/5.5D 异构集成系统，提出基于 Test Access Recipe 的测试路径生成与电热功耗感知协同调度方法，将 PTAP/STAP 串行访问、FPP 并行访问、DWR 分段访问和 BIST 本地执行统一建模，并采用 CP-SAT + ALNS + 热仿真反馈的混合优化框架，在满足串行访问互斥、FPP lane、TSV、功耗、温度和热点邻接约束的前提下，联合优化测试路径选择与调度时序，从而降低整体测试时间并提升先进封装测试过程的电热安全性。